K75thunderbirdのブログ

どちらかというと自分の頭の整理用です。ネタとしてはモバイル、自動車、ロードバイク、電気関係やPC関係の突っ込んだ話題、ややデバイスやコンポーネント寄りの偏った内容になると思われます。

RX100M5のイメージセンサーに積層されたDRAM容量を探る

前略
HFR撮影の記録時間=積層されたDRAMの容量限界 と考えて、どれくらいの容量が撮像素子に存在しているのか探ってみる。

画質優先と時間優先で、それぞれ解像度と撮影可能秒数が異なる。
詳細はメーカーページを参照のこと。

バッファされるデーターはRAW相当だと考え、速度優先なので読み出し8bitだと仮定して、単純計算。
そうすると、公称値の撮影可能時間が大雑把すぎるので計算結果にブレが出るものの、計算上は12Gbit~14GbitクラスのDRAMが存在することになる。

現在、最先端のDRAMチップ(ただし3Dトランジスタではないプレーナ型)の情報を集めてみると、16年末あたりで20nm(主流は8Gbitチップ)、17年中に18nm(容量変わらず)、といったところ。
ちなみに16Gbitチップが主流になるには、プロセスルールにして12nmくらいまで世代が進まないと難しいとのことで、早くても18年か、遅ければ20年といったところ。
容量増加が異様に遅いのは、プロセスの微細化が極端に難しくなっていることに端を発しているので、早急に解決することはありません。

閑話休題
メインストリームになるDRAMチップは1チップ50~80mm2と言われている。
計算上は2015年で8Gbitチップが70mm2、2016年で60mm2くらいなので、現在は50台に乗っているはずだ。
そのため、最新のプロセスで製造した場合、現状は大雑把に言って1Gbit=7mm2くらいだと考えられる。
SONYCMOSイメージセンサー製造ラインがどれくらいのプロセスルールを使用しているかは不明だが、最新鋭のDRAM製造ラインよりは多少世代が落ちると考えて間違いはないはず。
となると、84mm2~98mm2より大きいサイズ、100mm2は超えてくるくらいでなければ計算が合わないことになる。

ここで撮像素子のサイズを見ると、13.2mmx8.8mmなので116.16mm2になる。
ただし半導体のダイは撮像範囲より大きいので、仮に四方に1㎜ずつ余白があるとすれば、15.2mmx10.8mmで164.16mm2になる。
積層範囲は不明、プロセスルールも不明だが、計算上は問題なさそうなので、DRAM容量については概ね計算どおりということで良いように思う。
あとは撮影時のフレーム数をカウントすれば、正確に容量が算出できそうです。

 

 

それでは皆さん、ごきげんよう