プロセスルールの恩恵
自分が使っている端末は主にスナドラ搭載機だが、トランジスタ数とかダイサイズに関しての情報はアップルの方が比較的オープンにしているように思う。
そのため、今回は単純に知的好奇心から、アップルの作るSoCについて情報をまとめてみた。
なお、キャッシュはトランジスタ密度が高いとか、ロジックは密度が低いとか、そういう話までは踏み込んでいない。
キャッシュサイズまでは情報が出ていない気がするので。
参考記事。
https://pc.watch.impress.co.jp/docs/column/kaigai/1208397.html
◆A13
プロセスルール：7nm+
トランジスタ数：85億
ダイサイズ ：100平方ミリ前後
◆A12
プロセスルール：7nm
トランジスタ数：69億
ダイサイズ ：83.27平方ミリ
◆A11
プロセスルール：10nm
トランジスタ数：43億
ダイサイズ ：89平方ミリ
◆A10
プロセスルール：16FFC
トランジスタ数：33億
ダイサイズ ：125平方ミリ
◆A9
プロセスルール：16FF または14nm（samsung）
トランジスタ数：20億以上
ダイサイズ ：104平方ミリ または96平方ミリ
◆A8
プロセスルール：20nm
トランジスタ数：20億
ダイサイズ ：89平方ミリ
◆A7
プロセスルール：28nm
トランジスタ数：10億以上
ダイサイズ ：102平方ミリ
つい先日まで、TSMCとSamsungでアタリだハズレだと言っていたと思ったが、もう4世代前である。
Samsungは高密度だがクロック上限が低いとか、消費電力が多いとか。
たぶん10nmも似たような感じだろう。
ちなみに、技術的な意味で20nmは16nmに比較的近く、それゆえに多くのメーカーがスキップしたと言われている。
もっとも、TSMCがそれほど注力しなかったのが先なのかもしれないが。
また、10nmも同様の理由でスキップするメーカーが多いが、20nmの位置づけよりは多少意味がある存在かと思う。
もっとも、ハーフノードであることに変わりはないので、主力ではないわけだが。
既知のとおり、昨今は面積あたりの製造コストが上昇している。
また、28nmでしばらく足踏みし、16nmも同様の傾向が見えつつあり、そう考えると7nmも長く使われるプロセスとなるだろう。
そう考えると、半導体関連で買い物をするのであれば、今なら7nmを採用したものを買っておけば長く使えるはずだ。
性能面だけを見れば、今後も単位面積あたりのトランジスタ数増加による性能向上は期待できる。
少なくとも、この先数世代についてはそう言える。
ただ、省電力という意味では底を打ちつつあるように思う。
電圧だけを見ると、
22nmのIntelのCPU、アイドリング時0.7V程度
16nmのNVIDIAのGPU、アイドリング時で0.65V程度
14nmのIntelのCPU、アイドリング時0.55V程度
これがこのまま下がっていくとは考えにくい。もう十分に低いからだ。
制御の問題もあるし、半導体の物理的な限界もある。
実際、まともな周波数で動作させようとすると、一気に電圧が上がる。
例えば16nmのGPUは0.8Vあたりが安定動作の閾値になっているようだ。
よって、性能向上は期待できても省電力化については期待すべきではないかもしれない。
ダイサイズの縮小、アーキテクチャの変更、制御の緻密化、などによる地道な省電力化はあるだろう。
しかし、ダイサイズの縮小は性能低下につながる。
アーキテクチャの変更は高効率とコンパクト化にシフトしつつある。
制御の緻密化には限りがあるし、フルロード時の消費電力までは隠せない。
実際、今のIntelのCPUがフルロードで大飯食らいなのは、マネージメントだけではどうにもならないことを示している。
こういった半導体の現状についてよく知っておけば、賢明な選択ができると思う。
今後、これが急激に好転することは決してないのだから。
それでは皆さん、ごきげんよう。
